imecが進める18nmメタルピッチ完全自己整合ビアのセミダマシン配線技術開発 第2回 完全自己整合ビアを備えたセミダマシンのデモ

完全に自己整合されたビア - 重要なビルディング ブロック

20nmの狭い金属ピッチでは、狭い線の上に制御されたビアランディングが、セミダマシン集積モジュールの正常な動作の鍵となる。ビアとライン(ビアの上部と下部の両方)が適切に位置合わせされていない場合、ビアと隣接するラインの間でリークが発生する危険性がある。これらの漏れ経路は、小さなビアホールの従来のパターニングによって引き起こされる大きすぎるオーバーレイエラーの結果である。

imecのテクニカル スタッフで主幹研究員のGayle Murdoch氏は次のように述べている。

「このマイルストーンは、imecのインテグレーション、リソグラフィ、エッチング、およびクリーニンググループ間の緊密な協力によって達成された。imecの完全自己整合統合方式により、最大5nmのオーバーレイエラーを補正することができた。これは重要な成果である」。

下部の自己整合は、ギャップ充填後に窒化シリコンを選択的に除去することによって確保され、下部の金属線の境界上にビアが形成された。上部金属層(Ru)へのセルフアラインメントは、ビアオーバーフィルとRuパターニングの後に適用されるRuオーバーエッチングステップによって達成された。
18nmピッチで優れた耐性と信頼性 - 初めてのデモンストレーション

完全にセルフアラインされたビアでRuのサブトラクティブエッチングを使用すると、18nmの金属ピッチで機能する2メタルレベルのデバイスが得られた。

EUVリソグラフィとセルフアラインダブルパターニング(SADP)を組み合わせて、幅9nmのRu下部ローカルインターコネクトライン(Mx)をパターニングし、単一露光EUVリソグラフィを上部ライン(Mx+1)とビアの形成に利用した。

Cuに対するRuの配線抵抗と導電面積のベンチマークを行うと、Ruはターゲットのメタルピッチで明らかにCuよりも優れていることが、形態学的にも電気的にも確認された。優れたビア抵抗(26～18nmの金属ピッチで40～60Ωの範囲)が達成され、>9MV/cm のビアからラインへの絶縁破壊電界が実証された。

Zsolt Tokei氏は「ビアとラインの抵抗と信頼性を含むすべての重要な技術的パラメーターについて、私たちは優れた値を得た。これは、セミダマシンが、1nmテクノロジーノード以降の最初の3つのローカル相互接続層を集積するためのデュアルダマシンに代わる価値があることを示している。完全にセルフアラインされたビアを備えたimecの2メタルレベルデバイスは、重要なビルディングブロックであることが証明された」と述べている。

エアギャップを維持しながら(静電容量を制御下に保ちながら)、ラインのアスペクト比を大きくする(抵抗を減らす)ことで、さらなる改善が可能である。同時にimec は、ミドル・オブ・ライン(MOL)およびセミダマシン技術(標準セルレベルでのさらなる面積縮小を可能にする技術)を使用したBEOL技術ブースターを実装するための具体的なアイデアを持っており、今後の研究テーマとして取り上げることにしている。