次世代電子ビーム技術を研究室からファブへ

半導体が新たなプロセスノードを迎える度に、その構造は複雑化している。業界ではEUVリソグラフィを用いて2DロジックやDRAMのスケーリングの限界を押し広げるとともに、Gate-All-Around(GAA)トランジスタ、高アスペクト比のDRAMや3D NANDメモリといった精緻な3Dアーキテクチャへの移行を進めつつあり、こうした複雑化はプロセスエンジニアに大きな課題をもたらしている。

チップのパターンが微細化し、3D構造が広く採用されてレイヤ数も増えているため、欠陥の影響ははるかに重大で、検出もより困難になってくる。新たなロジックやメモリチップの微小な埋没欠陥を検出・分類する能力が、従来の電子ビーム技術の描画性能では追いつかなくなくなってきた。そもそも欠陥が見えなければ、対処ができない。