imecが推進するロジック半導体高集積化の鍵を握るBSPDN、その特徴を理解する 第4回 裏面電源供給ネットワークはデバイスの電気的特性を劣化させないか？

まだ重要な問題が1つ残っている。BPR集積、ウェハ薄化、nTSV形成などの新たに追加されたプロセスステップは、フロントエンドで製造されるデバイスの電気的性能に影響を与えるのではないかという疑問である。

この質問に答えるために、imecは最近、製造フローと上記の改善されたプロセスステップを使用してテストツールを製作した。このテストツールでは、スケーリングされたFinFETが、BPRに着地する深さ320nmのnTSVを介して、厳密なオーバーレイ制御でウェハの裏面に接続される。 BPRは、M0A層とV0ビアを介して前面メタライゼーションにも接続する。とりわけ、この表面接続により、研究者は裏面プロセスの前後でデバイスの電気的性能を評価することができた。imecは、このテストツールを使用して、BPRの実装と裏面処理によってFinFETの性能が低下しないことを確認した。