東工大などがチップレット集積技術「PSB」を開発、コンソーシアムも設立

●
東京工業大学(東工大)、大阪大学(阪大)、アオイ電子の3者は10月5日、今後の大規模なチップレット集積に求められる、広帯域のチップ間接属性能、チップレット集積規模の拡大といった要求を、最小限の構成と製造プロセスで実現する技術「Pillar-Suspended Bridge(PSB)」を開発したことを発表した。

同成果は、東工大 科学技術創成研究院 未来産業技術研究所の栗田洋一郎 特任教授、アオイ電子ほか4企業の共同研究チームによるもの。今回の研究の詳細は、現地時間10月6日まで米・ボストンで開催のマイクロエレクトロニクスの国際会議「IMAPS 2022」にて発表された。

「ムーアの法則」に代表される半導体の性能向上は、これまでプロセスの微細化がけん引してきたが、近年、数nmプロセスというレベルに達し、物理限界を迎えつつある。一方で、AIやHPCを中心に、コンピュータの性能向上は留まるところを知らず、微細化の代わりとなる集積化技術、性能向上技術、低消費電力化技術などの実現が求められるようになってきている。そうした中、それらを実現する技術の1つとしてチップレットに注目が集まっている。

チップレットは、それぞれの機能を搭載した複数のチップを従来の半導体実装技術に比べて密に実装することで、1チップ上に異種チップを混載し、性能向上と低消費電力化の両立を可能とするもの。2.5Dや3D IC技術の1種として期待されている。そうしたチップレット集積のためのプラットフォーム技術は、これまでにいくつか開発・実用化されてきているものの、大規模な集積にはウェハサイズや製造技術による制限が指摘されていた。一方、シリコン・ブリッジという局所的に配置された高密度配線チップを用いる技術が大規模集積に向けて開発されているが、その構造や製造プロセスの複雑性や高集積化のための製造精度の高さが課題となっていたという。

そこで研究チームは今回、最小要素のチップレット集積構造/プロセスとしてPSB技術を考案し、コンセプト実証試作を行い、その実現性を立証してさまざまな課題克服を目指すことにしたという。

●
チップレットとシリコン・ブリッジの接続部にはマイクロ・ピラーと呼ばれる柱状金属のみが介在しているほか、チップレット集積体はブリッジと共にモールド樹脂封止されており、シリコン・ブリッジ側のモールドを貫通するトール・ピラーにより外部電極に接続する。この構造により、チップレット/ブリッジの最小限の接続構造によるチップ間接続密度や電気特性の向上、外部接続配線の高周波特性や放熱性能の改善が可能となる。また、ブリッジの配線の種類が選択可能であることや、集積規模拡大時の歩留まりの問題がなく、集積モジュールのサイズや製造単位を大型パネルなどへ拡大できるという利点があるという。

研究チームによると、今回の構造は、製造工程における(1)All Chip-lastプロセスによる高い接合精度と、製造工程中のダイ・シフト(モールド封止の際チップが動いてしまう現象)の抑制、(2)線膨張の整合した接合プロセスにより実現されたという。

このように、PSB構造はブリッジ接続によるチップレット集積に関してシンプルで合理的な構造を有しており、これにFan-Out機能を有する配線層を接続することで、理想的なチップレット集積パッケージや、大規模なチップレット集積システムを構成することが可能だという。

なお、研究チームでは今後、これらの接続密度向上/集積規模拡大、高性能ブリッジ配線技術、グローバル配線集積技術の開発、信頼性確認、システム適用検証などを行う予定としているほか、10月1日にチップレット集積プラットフォーム・コンソーシアムを設立。コンソーシアムメンバーは東工大のほか、大阪大学(菅沼克昭 特任教授/大阪大名誉教授)、東北大学(福島誉史 准教授)を中心とし、参加企業として、アオイ電子、アピックヤマダ、アルバック、青梅エレクトロニクス、奥野製薬、住友電気、住友ベークライト、太陽インキ製造、トーヨーケム、フォームファクター、マクセル、リンテック、FICTほか3社、協賛企業としてディジタルメディアプロフェッショナル、トッパン・テクニカル・デザインセンター、NSCoreほか13社が参加予定(2022年9月時点)としており、製造技術/要素技術からアプリケーションに至るバリューチェーンでの研究開発とその産業化を目的とする組織としており、今回の研究に加え、三次元集積技術や光集積技術なども含め、チップレット集積技術全般を研究対象とするとしている。