旬のトピック、最新ニュースのマピオンニュース。地図の確認も。

国内での採用事例や次世代7nm製品など、AMDがEPYCプロセッサの現状を説明

2018年09月13日17時13分 / 提供:マイナビニュース

AMDは9月11日、都内でEPYCプロセッサの現状と将来展望についての説明会を行ったので、この内容をまとめて紹介したい。スピーカーはでScott Aylor氏(Photo01)。

Aylor氏はIT部門が直面している問題を説明し(Photo02)たうえで、EPYCのエコシステムがこの1年で大きく成長したこと(Photo03)、日本国内でも採用事例が出てきた(Photo04)ことなどを簡単に触れた。

次に分野別ということで、Enterprise HostingやSAAS Providerなどに向けたマーケット(Photo05)では、1P EPYCで従来のXeon 2Pを代替可能であり、性能を引き上げながらコストと設置台数を減らせる、としている。このケースの事例としてHivelocity、Dropbox、Packetの3つが紹介された(Photo06)。

続いて18%を占めるHPC分野では、単に大学向けだけでなく、研究機関や企業でもHPCを利用する例が増えている。こちらの場合、昨今だとCompute PowerそのものよりもGPUなどを利用したアクセラレータを多用するケースが増えているのはご存知の通りであるが(Photo07)、このマーケットでも次第にEPYCの採用事例が増えつつあることが示された(Photo08)。

そして一番多い用途がVirtualization&Cloudである(Photo09)。Public/Private Cloudあるいは企業内のOn-Premiseなどで一番利用されるケースであるが、こうした部分で大きなメリットがあるとする(Photo10)。こちらではTencent/Azure/Baiduといった事例に加えて、「いまはまだ無いが今後事例を追加できるようにする」という話であった。

○440億ドルの市場をEPYCで狙う

さて、Aylor氏がこんな話を各国で説いて回っているのは、今後1年の間に2Pサーバーの6割、およそ650万台の更新が予想され、その総額が440億ドルに達すると試算されているからだ。

なぜこんなに大規模な更新が行われるかといえば、長期間同じサーバーを利用すると、性能は相対的に低下し、故障などによるダウンタイムが増え、ライセンスコストも増え、結局TCOの増大に繋がるからである。

新しいシステムに入れ替えたほうがTCOの削減になるため、そうした古いサーバーの入れ替え需要をどれだけ取り込めるかが同社の鍵になっている。

そして(変な話であるが)2018年初めから話題になったCPUの脆弱性にまつわる問題は、EPYCにとって追い風となっているという(Photo13)。1月にMeltdown/Spectreが公表され、6月には新たなForeshadowも公表された。

Intel CPUの場合はこれの対策パッチをあてると大幅に性能が下がる(Foreshadowの場合、HyperTreadingの無効化が必要)ため、システムの性能も当下がることになる。こうした脆弱性への対策も、EPYCに乗り換える大きな動機の1つになる、とした。

最後に今後の製品としてすでに公表している様に、7nm Zenを利用したRomeプロセッサが現在サンプル出荷中であり、2019年に製品ラウンチが予定されているとして説明は締めくくられた。
○7nmプロセスによるZen 2は順調

説明自体は以上で、基本的にはあまり新しい話は無いのだが、いくつか補足しておきたい。まず7nmプロセスについて。Photo14のキャプションにも書いたが、すでにKey OEMへのサンプル出荷は開始されているようで、TSMCでの生産は順調な様だ。

一般論としてサーバー向け製品の検証はデスクトップ/ノートに比べて結構長い期間が必要なので、最低でも2四半期程度は要する。その意味では製品出荷アナウンスは早くても来年の4月あたり、実際には6月ごろまで引っ張っても不思議ではない。その間にはDesktop向けの7nm製品の準備も整うだろう。

それとI/Fについて。Photo03の話に戻ると、例えばMellanoxがPCIe Gen4対応のネットワークカードをリリースしており、現世代のEPYCはともかくRome世代ではこれへの対応が欲しいところだ。

ただRomeでPCIe Gen 4の対応を行うかどうかは流石に明言を避けた。同様にCCIXについても、「正しいタイミングで正しいソリューションを提供する」としたが、Romeでこれをサポートするかどうかも明言しなかった。

ただちょっと面白い回答だったのはPackageである。実はPCI Expressの場合、Gen 3とGen 4でCEM(Card Electrical Mechanical) Specificationの要件はほぼ同じ(例外はReTimer)になっており、マザーボードそのものは作り直しになるとしても、カードorソケットそのものは同じまま行けるはずである。

それを踏まえたうえで、「Naples(現行EPYC)とRomeでSignalは完全に同一(Identical)なのか? それともRomeはNaplesに対してBackward Compatibleを持つ形なのか?」と確認したところ、直接の回答は避けて「顧客は既存のインフラをRomeでそのまま利用できる。NaplesをRome対応のボードに装着して使うこともできるし、RomeをNaple対応のボードに装着することもできる」と返ってきた。

これが何を意味しているかというと、かつてのSocket AM3とSocket AM3+の様な関係にあるのではないか? ということだ。仮にRomeのパッケージをSocket TR4+とすると、Soocket TR4+対応のプロセッサ+ボードを使った時だけ、Romeの追加機能(おそらくはPCIe Gen4+CCIX)が利用可能で、NaplesをSocket TR4+対応ボードに装着したり、逆にRomeをSocket TR4ボードに装着したりした場合にはNaples相当(つまりPCIe Gen3のみでCCIX対応はなし)になるのではないかと思う。

実際CCIXを利用するためのドライバとかミドルウェアを開発するためには、それが動くインフラが最初に必要になる。広く利用されるのは2020年以降になるとしても、2019年中にはとりあえず動く環境がないと話にならない。タイミング的にはちょうどよい感じである。

これは完全に筆者の推測なので、正解か否かが判るのは製品Launchのタイミングであろうが、ちょっと楽しみである。

続きを読む ]

このエントリーをはてなブックマークに追加

関連してるっぽい地図

あなたにおすすめの記事

関連記事

ネタ・コラムカテゴリのその他の記事

マピオンニュース ページ上部へ戻る